instruction cycle

instruction cycle
= instruction execution cycle
цикл исполнения команды, командный цикл
1) последовательность шагов ЦП для исполнения команды. Обычная схема исполнения состоит из пяти шагов: выборка (fetch), декодирование (instruction decoding), выборка операндов (operand fetch), исполнение команды (ALU operation), запись результата (result writeback).
Syn:
2) время, затрачиваемое центральным процессором на исполнение одной команды. Зависит от быстродействия ОЗУ, тактовой частоты, разрядности (ширины) шины данных и архитектуры процессора.

The processor use fewer than four clocks per instruction cycle — Этот процессор тратит меньше четырёх тактов на команду см. тж. clock speed, CPU, execution time, instruction time, machine cycle


Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. . 1998-2007.

Игры ⚽ Поможем сделать НИР

Смотреть что такое "instruction cycle" в других словарях:

  • Instruction Cycle —   [engl.], Befehlszyklus …   Universal-Lexikon

  • Instruction cycle — An instruction cycle (sometimes called fetch and execute cycle, fetch decode execute cycle, or FDX) is the basic operation cycle of a computer. It is the process by which a computer retrieves a program instruction from its memory, determines what …   Wikipedia

  • instruction cycle — komandos ciklas statusas T sritis automatika atitikmenys: angl. instruction cycle vok. Befehlszyklus, m rus. командный цикл, m pranc. cycle d instruction, m …   Automatikos terminų žodynas

  • instruction cycle — mokymo ciklas statusas T sritis Kūno kultūra ir sportas apibrėžtis Mokymo laikotarpis mokykloje, kuriuo po varžybų (rungtynių) rengiamos kelios mokomosios pratybos (pamokos). atitikmenys: angl. instruction cycle vok. Bildungszyklus, m rus.… …   Sporto terminų žodynas

  • instruction cycle — time needed for the CPU to perform one instruction and to prepare for the next instruction …   English contemporary dictionary

  • Instruction pipeline — Pipelining redirects here. For HTTP pipelining, see HTTP pipelining. Basic five stage pipeline in a RISC machine (IF = Instruction Fetch, ID = Instruction Decode, EX = Execute, MEM = Memory access, WB = Register write back). In the fourth clock… …   Wikipedia

  • Cycle — Contents 1 Chemistry 2 Economics 3 Mathematics 4 Music …   Wikipedia

  • cycle d'instruction — komandos ciklas statusas T sritis automatika atitikmenys: angl. instruction cycle vok. Befehlszyklus, m rus. командный цикл, m pranc. cycle d instruction, m …   Automatikos terminų žodynas

  • Cycle D'orientation (Genève) — Le cycle d orientation (CO) désigne la première partie du système d enseignement secondaire en place dans le canton de Genève (Suisse). Il se divise en trois années (7e, 8e et 9e) et marque la fin de la scolarisation obligatoire à l âge de 15 ans …   Wikipédia en Français

  • Cycle d'orientation (Geneve) — Cycle d orientation (Genève) Le cycle d orientation (CO) désigne la première partie du système d enseignement secondaire en place dans le canton de Genève (Suisse). Il se divise en trois années (7e, 8e et 9e) et marque la fin de la scolarisation… …   Wikipédia en Français

  • Cycle d'orientation (genève) — Le cycle d orientation (CO) désigne la première partie du système d enseignement secondaire en place dans le canton de Genève (Suisse). Il se divise en trois années (7e, 8e et 9e) et marque la fin de la scolarisation obligatoire à l âge de 15 ans …   Wikipédia en Français


Поделиться ссылкой на выделенное

Прямая ссылка:
Нажмите правой клавишей мыши и выберите «Копировать ссылку»